flash直播系统

4-megabit 
2.5-volt or 
2.7-volt 
DataFlash®
AT45DB041B
For New 
Designs Use 
AT45DB041D
1. Description
The AT45DB041B is an SPI compatible serial interface Flash memory ideally suited
for a wide variety of digital voice-, image-, program code- and data-storage applications. Its 4,325,376 bits of memory are organized as 2048 pages of 264 bytes each. In
addition to the main memory, the AT45DB041B also contains two SRAM data buffers
of 264 bytes each. 
The buffers allow receiving of data while a page in the main memory is being reprogrammed, as well as reading or writing a continuous data stream. EEPROM emulation
(bit or byte alterability) is easily handled with a self-contained three step Read-ModifyWrite operation. Unlike conventional Flash memories that are accessed randomly with
multiple address lines and a parallel interface, the DataFlash uses a SPI serial interface to sequentially access its data. DataFlash supports SPI mode 0 and mode 3. The
simple serial interface facilitates hardware layout, increases system reliability, minimizes switching noise, and reduces package size and active pin count. The device is
optimized for use in many commercial and industrial applications where high density,
low pin count, low voltage, and low power are essential. The device operates at clock
frequencies up to 20 MHz with a typical active read current consumption of 4 mA. 
To allow for simple in-system reprogrammability, the AT45DB041B does not require
high input voltages for programming. The device operates from a single power supply,
2.5V to 3.6V or 2.7V to 3.6V, for both the program and read operations. The
AT45DB041B is enabled through the chip select pin (CS) and accessed via a threewire interface consisting of the Serial Input (SI), Serial Output (SO), and the Serial
Clock (SCK).
All programming cycles are self-timed, and no separate erase cycle is required before
programming

Continuous Array Read
By supplying an initial starting address for the main memory array, the Continuous Array Read
command can be utilized to sequentially read a continuous stream of data from the device by
simply providing a clock **; no additional addressing information or control **s need to
be provided.

Read Commands
By specifying the appropriate opcode, data can be read from the main memory or from either
one of the two data buffers. The DataFlash supports two categories of read modes in relation to
the SCK **. The differences between the modes are in respect to the inactive state of the
SCK ** as well as which clock cycle data will begin to be output. The two categories, which
are comprised of four modes total, are defined as Inactive Clock Polarity Low or Inactive Clock
Polarity High and SPI Mode 0 or SPI Mode 3. A separate opcode (refer to Table 5-3 on page 10
for a complete list) is used to select which category will be used for reading. Please refer to the
“Detailed Bit-level Read Timing” diagrams in this datasheet for details on the clock cycle
sequences for each mode.

Features
• Single 2.5V - 3.6V or 2.7V - 3.6V Supply
• Serial Peripheral Interface (SPI) Compatible
• 20 MHz Max Clock Frequency
• Page Program Operation
– Single Cycle Reprogram (Erase and Program)
– 2048 Pages (264 Bytes/Page) Main Memory
• Supports Page and Block Erase Operations
• Two 264-byte SRAM Data Buffers – Allows Receiving of Data
Buffer Read
Data can be read from either one of the two buffers, using different opcodes to specify which
buffer to read from. An opcode of 54H or D4H is used to read data from buffer 1, and an opcode
of 56H or D6H is used to read data from buffer 2. To perform a Buffer Read, the eight bits of the
opcode must be followed by 15 don’t care bits, nine address bits, and eight don’t care bits. Since
the buffer size is 264 bytes, nine address bits (BFA8 - BFA0) are required to specify the first byte
of data to be read from the buffer. The CS pin must remain low during the loading of the opcode,
the address bits, the don’t care bits, and the reading of data. When the end of a buffer is
reached, the device will continue reading back at the beginning of the buffer. A low-to-high transition on the CS pin will terminate the read operation and tri-state the SO pin.
Status Register Read
The status register can be used to determine the device’s Ready/Busy status, the result of a
Main Memory Page to Buffer Compare operation, or the device density. To read the status register, an opcode of 57H or D7H must be loaded into the device. After the last bit of the opcode is
shifted in, the eight bits of the status register, starting with the MSB (bit 7), will be shifted out on
the SO pin during the next eight clock cycles. The five most significant bits of the status register
will contain device information, while the remaining three least-significant bits are reserved for
future use and will have undefined values. After bit 0 of the status register has been shifted out,
the sequence will repeat itself (as long as CS remains low and SCK is being toggled) starting
again with bit 7. The data in the status register is constantly updated, so each repeating
sequence will output new data.

集团事业部深圳市天吉芯技术开发有限公司是一家从事消费类产品设计、集成电路推广销售，及方案开发的高科技企业，代理、分销**电子元件（MCU，音频IC--功放IC，耳放IC，DAC-ADC-CODEC，视频处理IC，电源IC，运放IC，MOS等功能的集成IC）, 与各大原厂和代理商都保持着密切的合作关系（TI，ADI，NXP，ST， 闽台立錡，新唐，禾润，智浦欣，茂田MOS）13265447518（郑主管VX同号）。致力于打造一个能为电子成品生产厂家提供的供应平台，积累多年的水平、扎实基础及业界信誉得以快速和健康的发展。 公司所涉及的产品广泛应用于蓝牙音响、拉杆音箱、迷你音箱、多媒体音响、Soundbar 音响、耳机放大、便携式收音机、 PDA 、电视机、 儿童故事机、玩具、礼品等产业 。;集团*二事业部深圳市天智芯技术开发有限公司从事MCU智能产品，5.8G/2.4G无线音频传输方案，无线灯控方案，从进口ST的32位和8位MCU的方案开发，到国产的32位和8位MCU的产品软硬件开发，的无线音频传输方案客制化开发，2.4G，蓝牙，Wifi，433，AI语音识别等无线智能控制单元产品。涉猎产品领域：家庭影院，无线乐器传输， 智能家居控制单元，智能灯控等诸多成熟的项目。 13265447518（郑主管VX同号）深圳市天吉芯技术开发有限公司多年秉承诚拙守信、合作双赢的理念。通过不懈努力和不断的创新总结,造较好的服务于既有客户和对市场快速的适应能力,供应渠道的不断开拓与管理体系乐器音频无线传输，2.4G吉他无线传输，2.4G乐器收发模块，5.8G吉他收发器，5.8G乐器音频无线传输，2.4G无线音频。HiFi，ADC DAC DSP 。